北京深维科技有限公司 main business:技术开发、技术推广、技术咨询、技术服务、技术转让；计算机系统服务；基础软件服务；应用软件服务（不含医用软件）；软件开发，软件咨询。 and other products. Company respected "practical, hard work, responsibility" spirit of enterprise, and to integrity, win-win, creating business ideas, to create a good business environment, with a new management model, perfect technology, attentive service, excellent quality of basic survival, we always adhere to customer first intentions to serve customers, persist in using their services to impress clients.
welcome new and old customers to visit our company guidance, my company specific address is: 北京市海淀区海淀大街27号8号楼4层东侧A区A68.
If you are interested in our products or have any questions, you can give us a message, or contact us directly, we will receive your information, will be the first time in a timely manner contact with you.
- 110108021410339
- 91110108MA00654B9T
- 开业
- 有限责任公司(自然人投资或控股)
- 2016-06-13
- 樊平
- 29.4118 万元 人民币
- 2016-06-13 至 永久
- 海淀分局
- 北京市海淀区海淀大街27号8号楼4层东侧A区A68
- 技术开发、技术推广、技术咨询、技术服务、技术转让；计算机系统服务；基础软件服务；应用软件服务（不含医用软件）；软件开发，软件咨询。
| 序号 | 公布号 | 发明名称 | 公布日期 | 摘要 |
| 1 | CN106250661A | 一种实现存储器扩展的逻辑电路设计方法 | 2016.12.21 | 本发明公开了一种实现存储器扩展的逻辑电路设计方法，所述方法包括：根据第一存储器的第一地址总线宽度和所 |
| 2 | CN106528923A | 一种芯片全局布局方法 | 2017.03.22 | 本发明涉及一种芯片全局布局方法。本发明实施例提供一种芯片全局布局方法，包括：根据芯片结构创建多个密度 |
| 3 | CN106528920A | 一种级联查找表的工艺映射方法 | 2017.03.22 | 本发明提供的一种级联查找表的工艺映射方法，通过获取门级电路，该门级电路包括组合逻辑单元，并对组合逻辑 |
| 4 | CN106528919A | 一种基于集合划分的并行布线方法 | 2017.03.22 | 本发明涉及一种基于集合划分的并行布线方法，本发明实施例所提供方法包括：启动主线程，根据布局的物理位置 |
| 5 | CN106528927A | 输入输出I/O工艺映射方法和装置 | 2017.03.22 | 本发明涉及一种I/O工艺映射方法，通过在HDL设计时，将硬知识产权IP核的专用I/O的第一信息添加至 |
| 6 | CN106528921A | 一种FPGA芯片布局中实现区域约束的方法 | 2017.03.22 | 本发明实施例涉及一种FPGA芯片布局中实现区域约束的方法，包括：获取包括多个实例的网表、约束文件；根 |
| 7 | CN106503296A | 一种基于白盒的工艺映射方法及装置 | 2017.03.15 | 本发明涉及一种基于白盒的工艺映射方法及装置，本发明实施例所提供的方法包括：将RTL级网表逻辑综合成结 |
| 8 | CN106503291A | 高扇出线网的物理综合方法 | 2017.03.15 | 本发明公开了一种高扇出线网的物理综合方法，包括：布局后，获取线网扇出；将获取的所述线网扇出与预设阈值 |
| 9 | CN106502642A | 一种EDA工具的评价方法及系统 | 2017.03.15 | 本发明涉及一种EDA工具评价方法及系统，本发明实施例所提供方法包括：服务器根据开发人员提交的更新的版 |
| 10 | CN106445880A | 一种加速布线方法 | 2017.02.22 | 本发明公开了一种加速布线方法，所述方法包括：根据所有线网的布线顺序从先入先出队列中取出第一线网；当确 |
| 11 | CN106407533A | 一种寄存器的综合优化方法 | 2017.02.15 | 本发明公开了一种寄存器的综合优化方法，所述方法包括：当寄存器的第一控制端口置为第一电平值时，若寄存器 |
| 12 | CN106407023A | 基于多核处理器的现场可编程门阵列芯片的并行布线方法 | 2017.02.15 | 本发明涉及一种基于多核处理器的现场可编程门阵列芯片的并行布线方法。该方法流程可以分为主线程和至少一个 |
| 13 | CN106411316A | 一种查找表工艺映射方法 | 2017.02.15 | 本发明公开了一种查找表工艺映射方法，所述方法包括：当确定逻辑电路存在组合逻辑环时，断开逻辑电路中构成 |
| 14 | CN106407535A | 一种基于现场可编程门阵列芯片的工艺映射方法 | 2017.02.15 | 本发明实施例提供的基于现场可编程门阵列芯片的工艺映射方法，该方法可以通过对用户电路进行逻辑综合处理， |
| 15 | CN106383936A | 一种FPGA存储器拆分方法 | 2017.02.08 | 本发明涉及一种FPGA存储器拆分方法，该方法根据RAM实例的实例尺寸以及FPGA芯片上存在的多种RA |
| 16 | CN106383938A | 一种FPGA存储器推断方法及装置 | 2017.02.08 | 本发明涉及一种FPGA存储器推断方法及装置，本发明实施例所提供的方法包括：将根据用户RTL综合成的网 |
| 17 | CN106372363A | 一种基于现场可编程门阵列芯片的工艺映射方法 | 2017.02.01 | 本发明实施例提供了一种基于现场可编程门阵列芯片的工艺映射方法，该方法包括：根据信号的行为特征，获取结 |
Map(The red dot in the figure below is 北京深维科技有限公司 at the specific location, the map can drag, double zoom)
